1.   引言

量子信息科学作为信息技术领域的前沿学科，必然会引发通信、计算机等领域新一轮的技术创新。根据现有的理论研究表明，量子算法在解决例如搜索、图像处理等方面的问题时，具有相较于传统算法更优越的处理速度^［1］。1994年，SHOR提出的整数质因数分解算法，将经典计算机中该算法的复杂度由指数级变为多项式级别。1996年，GROVER提出在一组包含N个元素的无序序列中查找指定元素的搜索算法，将经典计算机中该算法的复杂度由 $O(N)$ 降低至 $O(\sqrt[]{N})$ ^［2］。这两个算法的提出展现了量子计算强大的计算能力，引起了研究人员广泛的兴趣与研究。

量子计算在发展过程中，衍生出不同的研究方向，其中由于经典数字信号在计算机中的广泛应用，对于该领域与量子计算相结合的研究也得到了极大关注。经典数字信号根据维度的不同的可以分为一维数字信号与多维数字信号。在一维量子数字信号研究方面，2018年，YAN等人提出了量子音频信号的表示模型FRQA^［3］，并基于该模型提出了关于量子音频信号的信号翻转、信号延迟等基本操作，但是在该模型中只能表示值为整数的音频幅值，无法处理小数部分，在实际问题中会出现较大的误差，因此，LI等人提出了QRDS模型^［4］，该模型在FRQA模型的基础上进行了改进，采用补码定点数表示幅值，并基于该模型提出了序列的加、乘以及卷积运算，该模型不仅局限于音频信号或图像，扩展了量子数字信号处理的应用范围。除此之外，然后LI等人提出了四个QSR模型^［5］，分别表示整数、实数、和复数信号，该模型适用于QFT和QWT算法。在前人研究的基础上，2024年，XU等人提出了数字信号的多通道浮点量子表示模型MFQS^［6］，并提出了基于该模型的信道翻转、信号合并、信道交换等。在多维量子数字信号研究方面，1997年，VLASOV等人第一次提出了量子图像处理的相关基本概念，但是并未提出量子图像处理相关实例与应用，直至2003年，VENEGAS-ANDRACA等人^［7］首次提出了Qubit Lattice量子图像表示模型，该模型虽然没有充分利用量子的相关特性，但是实现了经典图像表示向量子图像的转换，为量子图像的研究提供了理论依据。随后在2005年，利用量子叠加特性实现图像表示的Real Kat模型^［8］被提出，2011年，FRQI模型^［9］被提出，该模型利用量子的叠加与纠缠特性，大大减少了在量子计算机上存储图像所需的量子比特。同年，NEQR模型^［10］被提出，该模型利用q个量子比特表示灰度值，为实现更细致的量子图像处理提供了可能性。此后许多的量子图像处理方案也多是基于此模型。2020年，ZHANG等人提出了QR2-DD模型^［11］，该模型在QRDS模型的基础上提出将幅值表示变为IEEE754浮点数标准表示，进一步提高了幅值表示的灵活性。2022年，XU等人提出了将三维量子数字信号转化成二维量子数字信号的方法^［12］。除此之外，根据实际需求，许多优秀的模型被提出，例如可以用来表示量子彩色图像的NCQI模型^［13］以及量子索引图像表示模型QIIR^［14］等。目前已经被提出的量子图像表示模型与经典图像表示相比，前者所需存储空间降低，利用量子叠加与纠缠的特性，实现与图像处理相关算法的复杂度也大幅度减少，这意味着量子图像处理拥有强大的发展潜力，在量子图像加密^［15］、量子图像隐写^［16］、量子图像置乱^［17］等方面也取得了一些成果。

尽管如此，相较于经典数字信号处理取得的丰富研究成果，量子数字信号处理仍需要进行大量的工作。大部分量子数字信号表示模型的幅值是使用定点表示或基于IEEE754标准表示，更具有普适性的表示模型暂时还未被提出。因此，本文针对一维数字信号的量子表示问题提出了一种基于补码浮点表示的量子数字信号表示模型（Complement Floating-point Representation of Digital Signals，CFRDS）。在幅值表示方面，该模型使用补码浮点数通用表示形式，不拘泥于IEEE754标准，使模型更具有普适性，并利用补码来表示浮点数的阶码和尾数部分从而可以将符号位与有效位一起进行运算，从而简化运算规则，进一步简化量子运算器的线路设计；在位置信息表示方面，使用有符号定点整数补码的表示形式，充分考虑了数字信号处理算法在运算过程中位置信息存在负值的情况，满足数字信号处理算法的需求。此外，本文设计了CFRDS表示模型的制备线路以及基于CFRDS模型的量子数字信号的序列加法、序列乘法以及计算自相关函数序列的量子线路，为一维数字信号的表示与相关算法提供了思路。

2.   数字信号的量子补码浮点表示及制备

2.1   二进制浮点数的定义

计算机中的数有定点表示和浮点表示两种方法。受限于小数点的位置，用定点数表示小数时，数值的范围和小数精度是有限的。在现代计算机中，定点数通常用来表示整数，对于高精度的小数，通常用浮点数表示。二进制浮点数可以表示为：

其中， $S$ 为尾数，通常采用规格化的纯小数形式； $j$ 为阶码，使用纯整数形式； $r$ 为基数，在计算机中，可取2，4，8或16等。当尾数取 $\mathrm{1}+n$ 位，阶码取 $\mathrm{1}+m$ 位， $r=\mathrm{2}$ 时，其在计算机寄存器中的存储形式如图1所示。

图  1  二进制浮点数在计算机寄存器中的存储形式

Fig.  1.  Storage form of binary floating-point numbers in computer registers

下载: 全尺寸图片 幻灯片

浮点数由阶码 $j$ 和尾数 $S$ 两部分组成，基数为固定值，通常不存储在计算机中。阶符和阶码的位数共同反映浮点数的表示范围及小数点的实际位置，尾数位数反映了浮点数的精度，尾数的符号代表浮点数的正负。

在本文中，为了书写方便以及区别整数和小数，约定整数的符号位与数值位之间用逗号（，）隔开，小数的符号位与数值位之间用小数点（.）隔开。以 $N=\mathrm{11.0101}$ 为例，当 $m=\mathrm{2},n=\mathrm{6}$ 时，其规格化形式为 $N=\mathrm{0.110101}\times {\mathrm{2}}^{\mathrm{0,10}}$ ，其在计算机寄存器中的存储形式如图2所示。

图  2  $N=\mathrm{11.0101}$ 在计算机寄存器中的存储形式

Fig.  2.  Storage form of $N=\mathrm{11.0101}$ in a computer register

下载: 全尺寸图片 幻灯片

2.2   基于补码浮点表示的量子数字信号

设一维数字信号的幅值采用规格化的二进制浮点数形式，由 $\mathrm{1}+m+\mathrm{1}+n$ 位比特来描述，如图1所示，则一组有限长度的一维数字信号的一般形式可以表示为 $\left\{x_{-{\mathrm{2}}^k},\cdots ,x_{\mathrm{0}},\cdots x_{{\mathrm{2}}^k-\mathrm{1}}\right\}$ ，其中 $x_t=j_t^m,j_t^{m-\mathrm{1}}\cdots j_t^{\mathrm{0}}$ $S_t^n.S_t^{n-\mathrm{1}}\cdots S_t^{\mathrm{0}}$ ， $\{j_i{\}}_{i=\mathrm{0}}^m\in \{\mathrm{0,1}\}$ ， $\{S_i{\}}_{i=\mathrm{0}}^n\in \{\mathrm{0,1}\}$ ， $t=-{\mathrm{2}}^k,$ $\cdots ,$ $\mathrm{0},$ $\cdots {\mathrm{2}}^k-\mathrm{1}$ 。因此，一维数字信号由位置 $t$ 与幅值 $x_t$ 组成。在本文中，位置 $t$ 由1+ $k$ 位有符号定点整数补码表示，幅值 $x_t$ 的阶码 $j$ 和尾数 $S$ 均采用补码形式表示。如果数字信号序列长度大于 ${\mathrm{2}}^k$ ，但小于 ${\mathrm{2}}^{k+\mathrm{1}}$ ，则在数字序列前后添加幅值为0的数字信号样本，使其长度达到 ${\mathrm{2}}^{k+\mathrm{1}}$ 。

CFRDS定义如式（2）所示，其幅值和位置信息采用两组量子比特序列分别进行表示：

因此，CFRDS需要3+m+n+k个量子比特表示一组长为 ${\mathrm{2}}^{k+\mathrm{1}}$ ，范围为 $-{\mathrm{2}}^k$ 至 ${\mathrm{2}}^k-\mathrm{1}$ 的一维数字信号。由于幅值 $x_t$ 采用补码表示且尾数为规格化形式，因此其表示范围为负数 ${\mathrm{2}}^{（{\mathrm{2}}^m-\mathrm{1}）}\times (-\mathrm{1})$ 至 ${\mathrm{2}}^{-{\mathrm{2}}^m}\times (-{\mathrm{2}}^{-\mathrm{1}}-{\mathrm{2}}^{-n})$ ，0和正数 ${\mathrm{2}}^{-{\mathrm{2}}^m}\times {\mathrm{2}}^{-\mathrm{1}}$ 至 ${\mathrm{2}}^{（{\mathrm{2}}^m-\mathrm{1}）}\times （\mathrm{1}-{\mathrm{2}}^{-n}）$ 。以m=3，n=6为例，幅值 $x_t$ 的规格化补码浮点数形式表示范围如图3所示。

图  3  当m=3，n=6时幅值 $x_t$ 的表示范围

Fig.  3.  Range of the amplitude $x_t$ when m=3， n=6

下载: 全尺寸图片 幻灯片

以式（3）中的一维数字信号s为例，当k=2，m=2，n=6时，相应的量子表示如式（4）所示，数字信号如图4所示。

图  4  一维数字信号s

Fig.  4.  One-dimensional digital signal s

下载: 全尺寸图片 幻灯片

2.3   CFRDS的制备

当提出一个新模型时，需要对其进行制备。CFRDS制备包括对位置信息与该位置对应的幅值的制备，主要分为以下三步：

Step1 首先准备 $\mathrm{3}+m+n+k$ 个量子比特，并将其全部置为 $\left|\mathrm{0}\right.〉$ 态，形成初始态。

Step2 通过单量子比特门 $I=\left[\begin{array}{cc}\mathrm{1}& \mathrm{0}\\ \mathrm{0}& \mathrm{1}\end{array}\right]$ 和 $H=\frac{\mathrm{1}}{\sqrt[]{\mathrm{2}}}\left[\begin{array}{cc}\mathrm{1}& \mathrm{1}\\ \mathrm{1}& -\mathrm{1}\end{array}\right]$ 将初始态转化成中间态 ${\left|\Psi \right.〉}_{\mathrm{1}}$ ，此步骤可用 $U_{\mathrm{1}}=I^{\otimes \mathrm{2}+m+n}\otimes H^{\otimes \mathrm{1}+k}$ 表示，具体操作如式（6）所示。

Step3 首先定义 $U_t$ 对位置 $t$ 的幅值进行设置：

其中 ${\Omega }_t=\stackrel{m+n+\mathrm{1}}{\underset{i=\mathrm{0}}{\otimes }}{\Omega }_t^i$ ， ${\Omega }_t^i:\left|\mathrm{0}\right.〉\to \left|\mathrm{0}\oplus x_t^i\right.〉$ 。

然后，将 $U_t$ 作用于 ${\left|\Psi \right.〉}_{\mathrm{1}}$ ，得到中间态，具体操作如式（8）所示：

由上式可知，其中 $U_t$ 只设置位置 $t$ 的幅值，因此最终态 ${\left|\Psi \right.〉}_{\mathrm{2}}$ 需要通过 $U_{\mathrm{2}}={\displaystyle \prod _{t=\mathrm{0}}^{{\mathrm{2}}^{\mathrm{1}+k}-\mathrm{1}}}{U}_t$ 对 ${\left|\Psi \right.〉}_{\mathrm{1}}$ 进行 ${\mathrm{2}}^{\mathrm{1}+k}$ 次操作得到，如式（9）所示：

至此，得到了基于CFRDS数字信号的量子表示。以式（3）所示的一维数字信号为例，其制备线路如图5所示。

图  5  式（3）的量子制备线路

Fig.  5.  Quantum preparation circuit of Eq.（3）

下载: 全尺寸图片 幻灯片

3.   补码浮点数的基本运算

两个补码表示的浮点数的基本运算是基于CFRDS的数字信号处理的基础，因此本节给出两个补码表示浮点数的加法和乘法运算的基本思路与量子线路设计，其中参与运算的两个浮点数采用双符号位表示，这样有利于进行规格化、溢出判断等操作。

3.1   补码浮点数加法

设两个补码表示的浮点数为：

两个补码表示的浮点数的加法运算过程如下：

（1）对阶，使两数的阶码相同。由于尾数必须保持纯小数形式，因此需要遵循小阶向大阶对齐原则。例如，如果 $j_x<j_y$ ，则将小阶数 $x$ 的尾数 $S_x$ 右移 $j_y-j_x$ 位，且阶码加 $j_y-j_x$ ，得到对阶后的值 $x\mathrm{\text{'}}=S_x^{\mathrm{\text{'}}}\times r^{j_y}$ ，其中， $S_x^{\mathrm{\text{'}}}$ 是对阶后 $x$ 的尾数，移位和加减运算均按补码规则进行。

（2）尾数求和，将对阶后两数的尾数按补码加法运算规则求和。

结果为

（3）规格化，当尾数求和后，如果结果不符合规格化要求，需要进行规格化处理。双符号补码浮点数的规格化形式如式（14）所示：

当尾数出现 $\left|S\right.〉=\left|\mathrm{00.0}\times \times \cdots \times \right.〉$ 或者 $\left|S\right.〉=$ $\left|\mathrm{11.1}\times \times \cdots \times \right.〉$ ，即尾数最高数值位与符号位一致时，需要对尾数进行左规处理，即尾数左移，直至变成规格化形式，阶码减去尾数移动次数。

当尾数出现 $\left|S\right.〉=\left|\mathrm{01}.\times \times \cdots \times \right.〉$ 或者 $\left|S\right.〉=\left|\mathrm{10}.\times \times \cdots \times \right.〉$ ，即双符号位值不一样，可通过将尾数右移一位，同时阶码加1处理此种情况，称为右规。

（4）溢出判断，根据规格化后的浮点数的阶码直接判断，当阶码的双符号位不同时即为溢出。需要说明的是，在上述对阶和右规过程中，可能会将尾数的低位丢失，影响精度。为简化量子线路设计，本文采取的方法是截断处理，即直接舍弃低位，如需采用其他舍入方法，只需增加相应线路模块即可。

根据上述两个浮点数的加法运算规则，可分步设计其对应的量子线路如下：

（1）对阶模块

对阶（EXP-MAT）模块的量子线路如图6所示，其中量子比较器（COMP）模块见文献［18］，补码右移模块（Right Shift）见文献［19］，加1（+1）模块量子线路见文献［20］。首先利用控制非门和辅助比特 $\left|S_{xn}+\mathrm{1}\right.〉$ ， $\left|S_{yn}+\mathrm{1}\right.〉$ ， $\left|j_{xm}+\mathrm{1}\right.〉$ ， $\left|j_{ym}+\mathrm{1}\right.〉$ 将阶码和尾数的符号位由单符号转换成双符号，然后利用量子比较器比较两个浮点数阶码的大小，最后，以比较结果作为控制比特，按照补码规则控制小阶数的尾数右移1位，阶码加1。这里为方便判断两个阶码的大小，利用非门先将阶码由补码转换成移码，并在下一步操作前利用非门将阶码又转换回补码形式。重复上述阶码比较、尾数右移和阶码加1操作，直至两数的阶码相等为止，最多需要 ${\mathrm{2}}^{m+\mathrm{1}}-\mathrm{1}$ 次。

图  6  对阶模块的量子线路

Fig.  6.  Quantum circuit of exponent matching

下载: 全尺寸图片 幻灯片

（2）尾数求和模块

经过对阶操作后，两数的阶码相等，此时可直接运用定点小数加法运算规则进行尾数求和操作。由于在补码加法中，可以把符号位与数值位同等处理，因此采用量子加法器即可，本文采用文献［19］中的量子加法器（ADDER），其量子线路简图如图7所示。

图  7  量子加法器

Fig.  7.  Quantum adder

下载: 全尺寸图片 幻灯片

（3）规格化及溢出判断模块

首先，利用复制（CNOT）模块将和的结果的尾数全部复制给另一组辅助比特。对于左规，当符号位和数值高位的前连续若干位全为0时，或者当符号位和数值高位的前连续若干位全为1时，连续进行尾数左移阶码减1的操作，直到尾数出现 $\left|\mathrm{00.1}\times \times \cdots \times \right.〉$ 或者 $\left|\mathrm{11.0}\times \times \cdots \times \right.〉$ 为止。对于右规，即双符号位为 $\left|\mathrm{10}\right.〉$ 或 $\left|\mathrm{01}\right.〉$ 时，只需进行一次尾数右移，阶码加1操作便可实现规格化。最后设置溢出标志量子比特 $\left|\mathrm{O}\mathrm{v}\mathrm{e}\mathrm{r}\right.〉$ ，当规格化后阶码的双符号位不同时，将其置 $\left|\mathrm{1}\right.〉$ 。

本模块中用到复制（CNOT）模块、补码左移（Left Shift）、补码右移（Right Shift）的具体量子线路可见文献［19］，加1（+1）模块和减1（-1）模块可见文献［20］，规格化及溢出判断（NORM-OVER）模块的量子线路如图8所示。

图  8  规格化及溢出判断模块的量子线路

Fig.  8.  Quantum circuit of normalization and overflow detection

下载: 全尺寸图片 幻灯片

两个补码表示的量子浮点数加法器（Float-ADDER）线路图如图9所示，由对阶、尾数求和、规格化及溢出判断三部分组成，其中输入为 $\left|S_x\right.〉$ ， $\left|S_y\right.〉$ ， $\left|j_x\right.〉$ ， $\left|j_y\right.〉$ ， $\left|\mathrm{O}\mathrm{v}\mathrm{e}\mathrm{r}\right.〉$ ，输出为 $\left|\widehat{S}\right.〉$ ， $\left|\widehat{j}\right.〉$ ， $\left|\mathrm{O}\mathrm{v}\mathrm{e}\mathrm{r}\right.〉$ ，其运算结果为 $\left|\widehat{S}\right.〉\times {\mathrm{2}}^{\left|\widehat{j}\right.〉}$ ，溢出判断位为 $\left|\mathrm{O}\mathrm{v}\mathrm{e}\mathrm{r}\right.〉$ 。

图  9  量子浮点数加法器

Fig.  9.  Quantum floating-point adder

下载: 全尺寸图片 幻灯片

3.2   补码浮点数乘法

两个补码表示的浮点数相乘，乘积的阶码为相乘两数的阶码之和，乘积的尾数为相乘两数的尾数之积，如式（15）所示：

因此，两个补码表示的浮点数的乘法运算可分为阶码相加、尾数相乘、规格化和溢出判断四步。

（1）阶码相加模块

阶码相加（J-ADDER）模块的量子线路如图10所示，首先通过CNOT门将阶码由单符号位变为双符号位，再用图7所示的量子加法器（ADDER）对两个补码表示的阶码求和，得到双符号位阶码之和。

图  10  阶码相加模块的量子线路

Fig.  10.  Quantum circuit of addition for exponents

下载: 全尺寸图片 幻灯片

（2）尾数相乘模块

尾数相乘运算需要用到乘法器。本模块采用文献［4］中设计的基于Booth算法的补码乘法器（Multiplication），其输入为（n+1）位的x和（n+1）位的y，输出为（2n+1）位的 $x\times y$ 。为防止在运算过程中因为尾数右移而造成的符号位丢失，本模块首先通过控制非门将被乘数尾数 $S_x$ 由单符号位变为双符号位，再运用该乘法器进行计算，输入为（n+2）位的 $\left|S_x\right.〉$ 、（n+1）位的 $\left|S_y\right.〉$ ，输出为（2n+2）位的双符号位数 $\left|S\right.〉$ 。尾数相乘（S-Multiplication）模块的量子线路图如图11所示。

图  11  尾数相乘模块的量子线路

Fig.  11.  Quantum circuit of multiplication for mantissas

下载: 全尺寸图片 幻灯片

（3）规格化及溢出判断模块

对经过阶码相加和尾数相乘操作得到的乘积进行规格化与溢出判断过程与量子浮点数加法中的操作中一致，量子线路参见图8，不再赘述。

两个补码表示的量子浮点数乘法器（Float -MUL）线路图如图12所示，输入为 $\left|S_x\right.〉$ ， $\left|S_y\right.〉$ ， $\left|j_x\right.〉$ ， $\left|j_y\right.〉$ ， $\left|\mathrm{O}\mathrm{v}\mathrm{e}\mathrm{r}\right.〉$ 。对尾数 $\left|S_x\right.〉$ ， $\left|S_y\right.〉$ 进行尾数乘法运算，对阶码 $\left|j_x\right.〉$ ， $\left|j_y\right.〉$ 首先进行阶码相加运算，然后利用复制（CNOT）模块将该结果复制到m+2位辅助比特中作为阶码相加的结果，再利用量子加法器（Adder）的可逆性，还原 $\left|j_x\right.〉$ ， $\left|j_y\right.〉$ 的值，得到 $|{j_x〉}^{\mathrm{\text{'}}}$ ， $|{j_y〉}^{\mathrm{\text{'}}}$ ，最后对尾数乘积结果与阶码相加结果进行规格化与溢出判断，得到结果 $\left|\widehat{S}\right.〉\times {\mathrm{2}}^{\left|\widehat{j}\right.〉}$ ，溢出判断位为 $\left|\mathrm{O}\mathrm{v}\mathrm{e}\mathrm{r}\right.〉$ 。

图  12  量子浮点数乘法器

Fig.  12.  Quantum floating-point multiplier

下载: 全尺寸图片 幻灯片

4.   两个CFRDS数字信号基本运算实例

本节介绍基于CFRDS表示的两个量子数字信号的加法和乘法运算处理过程以及自相关函数序列运算的实例。由于两个CFRDS数字信号的运算针对同一位置的幅值进行，因此在运算时需保证两个数字信号长度一致。运算时只需要比较位置信息，当位置相同时，再使用相应运算器对该位置的两个幅值进行计算即可。

4.1   序列加法例子

由于数字信号X的位置范围为-1至2，Y的位置范围为0至3，因此需要3个量子比特存储位置信息。根据浮点数规格化形式要求，X和Y的幅值的尾数部分需要5个量子比特，阶码部分需要3个量子比特。采用双符号位后，X+Y幅值的尾数部分需要6个量子比特，阶码部分需要4个量子比特。X和Y的CFRDS表示分别为：

序列加X+Y和实现序列求和的量子线路如图13所示，测量得出对应结果的量子态为

图  13  序列加法的量子线路

Fig.  13.  Quantum circuit for sequence addition

下载: 全尺寸图片 幻灯片

测量实际结果为 $X+Y=\{\mathrm{0,0},\mathrm{0},-\mathrm{5},$ $\mathrm{3.25,0.25},$ $-\mathrm{0.125},$ $-\mathrm{1}\}$ 。

4.2   序列乘法例子

由于数字信号X与Y的位置范围为 $-$ 2至1，因此需要2个量子比特存储位置信息。根据浮点数规格化形式要求，X和Y幅值的尾数部分需要5个量子比特，阶码部分需要3个量子比特，而X×Y幅值的尾数部分需要10个量子比特表示，阶码部分需要4个量子比特，X和Y的CFRDS表示分别为

序列乘X×Y和实现序列乘积的量子线路如图14所示，测量得出对应结果的量子态为

图  14  序列乘法的量子线路

Fig.  14.  Quantum circuit for sequence multiplication

下载: 全尺寸图片 幻灯片

测量实际结果为 $X\times Y=\left\{-\mathrm{1.25,1.5},\right.$ $\mathrm{1.5,2.5}\}$ 。

4.3   自相关函数例子

（1）自相关函数

自相关函数反映了信号和其自身经过一段时间延迟后的相似程度。经典自相关函数可定义为：

其中， $X$ 为初始信号序列， $X^{\text{'}}$ 为 $X$ 序列移动后的序列。当m>0时，序列右移，当m<0时，序列左移。 $R_{XX}(m)$ 为序列 $X$ 和移动m个单位后的序列 $X^{\text{'}}$ 的相关函数值。设 $X$ 的序列长度为N， $x(u)$ 为 $X$ 的第u个位置上的幅值， $u=\mathrm{1,2},\cdots ,N$ ， $R_{XX}$ 的序列长度为K， $r_{XX}(k)$ 为 $R_{XX}$ 的第k个位置上的值， $k=\mathrm{1,2},\cdots ,K$ 。当 $m\ge N$ 或 $m\le -N$ 时， $R_{XX}\left(m\right)$ 恒为0，因此仅需考虑 $-N<m<N$ 的情况，此时， $K=\mathrm{2}N-\mathrm{1}$ ，其自相关函数值可根据如式（27）所示的矩阵运算获得。

当 $m=-(N-\mathrm{1})$ 时，设 $r_{XX}(\mathrm{1})=R_{XX}(-(N$ $-\mathrm{1}))$ 为自相关函数序列的第一个数，此时，原序列 $X$ 向左移动N $-$ 1个单位。当 $m=N-\mathrm{1}$ 时， $r_{XX}(K)=R_{XX}(N-\mathrm{1})$ 为自相关函数序列的第 $\mathrm{2}N-\mathrm{1}$ 个数，此时，原序列 $X$ 向右移动 $N-\mathrm{1}$ 个单位。B矩阵以原序列 $X$ 向左移动 $N-\mathrm{1}$ 个单位后的序列为第一行，下一行元素可以通过上一行元素向右移动1个单位得到，该操作共进行2N $-$ 1次后得到最后一行。为保证移动后的序列与原序列同一位置运算时均有数值，B矩阵每行均需添加2N $-$ 2个0，构成3N $-$ 2列。C矩阵上下均添加 $N-\mathrm{1}$ 个0。因此，A矩阵大小为 $(\mathrm{2}N-\mathrm{1})\times \mathrm{1}$ ，B矩阵大小为 $(\mathrm{2}N-\mathrm{1})\times （\mathrm{3}N-\mathrm{2}）$ ，C矩阵大小为 $(\mathrm{3}N-\mathrm{2})\times \mathrm{1}$ 。由式（27）可知，自相关函数序列 $R_{XX}$ 由 $\mathrm{2}N-\mathrm{1}$ 个 $R_{XX}(m)$ 组成，其中 $m=-(N-\mathrm{1}),-(N-\mathrm{2}),\cdots ,N-\mathrm{1}$ 。

（2）自相关函数的量子实现

根据式（26）可知，计算 $R_{XX}(m)$ 时需要对移动前后序列的同一位置幅值相乘，再将所有位置的乘积进行求和，因此设计了信号求和模块（Sum），对于如式（2）所示的信号序列，该模块输入为该序列的位置信息及对应幅值的尾数 $\left|S\right.〉$ 及阶码 $\left|j\right.〉$ ，输出为该序列和的尾数 $\left|S_{\mathrm{s}\mathrm{u}\mathrm{m}}\right.〉$ 及阶码 $\left|j_{\mathrm{s}\mathrm{u}\mathrm{m}}\right.〉$ 。量子线路如图15所示。

图  15  信号求和模块的量子线路

Fig.  15.  Quantum circuit of signal summation

下载: 全尺寸图片 幻灯片

以原序列 $X$ 的第一个幅值的位置坐标为0，由于 $X$ 最多可分别向左和向右移动 $N-\mathrm{1}$ 个单位，因此， $X^{\text{'}}$ 的位置坐标范围为 $-(N-\mathrm{1})\mathrm{至}\mathrm{2}N-\mathrm{2}$ ，采用有符号整数补码表示时， $X^{\text{'}}$ 位置坐标共需要1+q个量子比特表示，其中 $q=⌈\mathrm{l}\mathrm{o}{\mathrm{g}}_{\mathrm{2}}^{\mathrm{2}N-\mathrm{1}}⌉$ ，表示范围为 $-{\mathrm{2}}^q$ 至 ${\mathrm{2}}^q-\mathrm{1}$ 。为了实现 $X^{\text{'}}$ 的任意位置均与 $X$ 有对应值进行运算，因此X的位置坐标也用 $\mathrm{1}+q$ 个量子比特表示。当 $X$ 与 $X^{\text{'}}$ 在范围 $-{\mathrm{2}}^q$ 至 ${\mathrm{2}}^q-\mathrm{1}$ 的位置坐标上无幅值时，将该位置的幅值置为0，因此原序列可表示为 $X=\{\stackrel{{\mathrm{2}}^t}{\overbrace{\mathrm{0},\cdots ,}}x(\mathrm{1}),x(\mathrm{2}),\cdots ,x(N),\stackrel{{\mathrm{2}}^t-N}{\overbrace{\cdots ,\mathrm{0}}}\}$ 。由于 $R_{XX}\left(m\right)$ 中 $-N<m<N$ ，当采用有符号整数补码表示时， $R_{XX}$ 需要 $\mathrm{1}+g$ 个量子比特表示位置信息，其中 $g=⌈\mathrm{l}\mathrm{o}{{\mathrm{g}}_{\mathrm{2}}}^N⌉$ 。

基于CFRDS表示的量子数字信号自相关函数值计算的量子线路如图16所示。输入信号序列 $X$ 与 $X^{\text{'}}$ ，其中 $X^{\text{'}}=X$ 。为了首先计算得到自相关函数序列 $R_{XX}$ 的第一个值 $R_{XX}(-{\mathrm{2}}^g)$ ，利用减1（-1）模块对 $X^{\text{'}}$ 的位置坐标进行 ${\mathrm{2}}^g$ 次减1操作，得到 $X^{\text{'}}=\{\stackrel{{\mathrm{2}}^t-{\mathrm{2}}^g}{\overbrace{\mathrm{0},\cdots ,}}x(\mathrm{1}),x(\mathrm{2}),\cdots ,x(N),\stackrel{{\mathrm{2}}^t-N+{\mathrm{2}}^g}{\overbrace{\cdots ,\mathrm{0}}}\}$ ，然后利用量子比较器（COMP）进行比较，当 $X$ 与 $X^{\text{'}}$ 位置坐标一致时运用量子浮点数乘法器（Float-MUL）计算对应幅值之积，再将乘积及位置信息输入信号求和模块（Sum）进行运算，此时，得到的自相关函数值即为自相关函数序列 $R_{XX}$ 的第一个值 $R_{XX}(-{\mathrm{2}}^g)=\left|S_{sum}\right.〉\times {\mathrm{2}}^{\left|j_{\mathrm{s}\mathrm{u}\mathrm{m}}\right.〉}$ 。接下来将 $X^{\text{'}}$ 的位置坐标利用加1（+1）模块进行加1操作，得到下一个序列后进行求积求和，该过程重复 ${\mathrm{2}}^{g+\mathrm{1}}$ 次，即可得到完整 $R_{XX}$ 序列坐标 $t_{\mathrm{s}\mathrm{u}\mathrm{m}}$ 及对应自相关函数值 $R_{XX}(t_{\mathrm{s}\mathrm{u}\mathrm{m}})$ ，其中 $t_{\mathrm{s}\mathrm{u}\mathrm{m}}=-{\mathrm{2}}^g,-{\mathrm{2}}^g+\mathrm{1},\cdots ,$ $\mathrm{0},\cdots ,{\mathrm{2}}^g-\mathrm{1}$ 。

图  16  计算自相关函数序列的量子线路

Fig.  16.  Quantum circuit for calculating the autocorrelation function sequence

下载: 全尺寸图片 幻灯片

设数字信号X如式（28）所示：

此时，序列长度N=4，根据 $q=⌈\mathrm{l}\mathrm{o}{\mathrm{g}}_{\mathrm{2}}^{\mathrm{2}N-\mathrm{1}}⌉$ ， $g=⌈\mathrm{l}\mathrm{o}{{\mathrm{g}}_{\mathrm{2}}}^N⌉$ 可知，序列 $X^{\text{'}}$ 和 $X$ 需要4个量子比特存储位置信息， $R_{XX}$ 需要3个量子比特存储位置信息，根据浮点数规格化形式要求，幅值部分的尾数需要10个量子比特，阶码需要5个量子比特，则如式（29）所示。

实际测量结果为 $R_{XX}=$ ｛0，-0.40625， -4.84375，3.546875，11.6875，3.546875，-4.8435，-4.0625｝。

X的自相关函数序列 $R_{XX}$ 如图17所示。

图  17  X的自相关函数序列 $R_{XX}$

Fig.  17.  The autocorrelation function sequence $R_{XX}$ of X

下载: 全尺寸图片 幻灯片

5.   复杂度分析

在量子信息处理过程中，基本量子门的复杂度定义为1，量子线路的复杂度主要取决于基本量子门的使用数量，本节将对于上文提出的五种运算的量子线路进行复杂度分析。本文以在序列加法、序列乘法模块中使用1+k个量子比特表示原始序列的位置信息，1+m+1+n个量子比特表示原始序列的幅值信息，自相关函数模块中使用1+q个量子比特表示原始序列的位置信息，使用1+g个量子比特表示自相关函数值的位置信息为例分析各个模块的复杂度。

（1）序列加法

由图6可知，量子浮点数加法器中的对阶模块由4个受控非门以及最多 ${\mathrm{2}}^{m+\mathrm{1}}$ 个量子比较器以及加1或者减1模块以及补码左移或补码右移模块以及4个非门组成，根据文献［20］可知，加1或减1模块的复杂度为 $O({(\mathrm{2}+m)}^{\mathrm{2}})$ ，根据文献［19］可知，补码左移或补码右移模块的复杂度不超过 $O(\mathrm{2}+n)$ ，根据文献［18］可知，量子比较器的复杂度为 $O({(\mathrm{2}+m)}^{\mathrm{2}})$ ，因此对阶模块的复杂度不超过 $O({\mathrm{2}}^{m+\mathrm{1}}(n+m^{\mathrm{2}}))$ ；根据文献［19］，量子加法器的复杂度为 $O(\mathrm{2}+n)$ ；根据图8可知，规格化及溢出判断模块包含一个复制模块，复杂度为 $O(\mathrm{2}+n)$ ，以及不超过 $n$ 个补码左移和减1模块或补码右移和加1模块和两个控制非门，因此规格化及溢出判断模块的复杂度不超过 $O(n^{\mathrm{2}}+n{m}^{\mathrm{2}})$ ，因此量子浮点数加法器的复杂度为 $O(n^{\mathrm{2}}+n{\mathrm{2}}^{m+\mathrm{1}}+n{m}^{\mathrm{2}}+m^{\mathrm{2}}$ ${\mathrm{2}}^{m+\mathrm{1}})$ ；由图13（b）可知，序列加法由一个量子比较器和一个量子浮点数加法器组成，因此序列加法的复杂度为 $O(k^{\mathrm{2}}+n^{\mathrm{2}}+n{\mathrm{2}}^{m+\mathrm{1}}$ $+n{m}^{\mathrm{2}}+m^{\mathrm{2}}{\mathrm{2}}^{m+\mathrm{1}})$ 。

（2）序列乘法

根据图10可知，量子浮点数乘法器的阶码相加模块主要包括2个受控非门与1个量子加法器，因此该模块的复杂度不超过为 $O(m)$ ；根据图11以及文献［4］可知，尾数相乘模块的复杂度为 $O(n^{\mathrm{3}})$ ；除此之外，复制模块的复杂度为 $O(m+\mathrm{2})$ ，量子加法器的复杂度为 $O(m+\mathrm{2})$ ，规格化及溢出判断模块的复杂度为 $O(n^{\mathrm{2}}+n{m}^{\mathrm{2}})$ ，因此量子浮点数乘法器的复杂度为 $O(n^{\mathrm{3}}+n{m}^{\mathrm{2}})$ ；由图14（b）可知，序列乘法由一个量子比较器和一个量子浮点数乘法器组成，因此序列乘法的复杂度为 $O(k^{\mathrm{2}}+n^{\mathrm{3}}+n{m}^{\mathrm{2}})$ 。

（3）自相关函数

由图15可知，信号求和模块主要有 ${\mathrm{2}}^{\mathrm{1}+q}$ 个量子浮点数加法器，根据图16可知，计算一个CFRDS信号的自相关函数序列模块需要 $\mathrm{1}+g$ 个H门、 ${\mathrm{2}}^{\mathrm{1}+g}$ 个量子比较器、信号求和模块、量子浮点数乘法器、加1模块，以及 ${\mathrm{2}}^g$ 个减1模块，因此该模块的复杂度为 $O\left({\mathrm{2}}^{\mathrm{1}+g}\left(q^{\mathrm{2}}+n^{\mathrm{3}}+n{m}^{\mathrm{2}}+n{\mathrm{2}}^{\mathrm{1}+m}+m^{\mathrm{2}}{\mathrm{2}}^{\mathrm{1}+m}\right)\right)$ 。

6.   结论

量子信息处理理论上可用于多种学科与方向，但是目前对于量子信息与信号处理方向的研究成果较少。针对量子数字信号的表示问题，本文首先提出了基于补码浮点表示的CFRDS模型，然后基于该表示模型设计了量子补码浮点数的加法和乘法的运算线路，接着给出了基于CFRDS的量子数字信号的序列加法、序列乘法以及计算自相关函数序列的量子线路与运算实例，最后通过仿真实验验证本文提出的CFRDS表示模型及相关运算线路的可行性和正确性。另外由于篇幅原因，关于基于CFRDS的量子数字信号的序列减法和序列除法运算将在另一篇论文里进行论述，本文不在此展开。

本文针对一维数字信号提出了量子表示模型及基于该模型的基本运算线路，未来将探索如何通过合理分配用于表示浮点数阶码和尾数的量子比特个数、选择合适的舍入模式、选取合适的特殊数、进行误差分析等方式来提高该模型在极端数值条件下的表现。此外，多维数字信号处理问题如量子图像处理以及更复杂的数字信号处理算法均可在此基础上进行研究与扩展，包括量子图像边缘检测算法、量子图像匹配算法等，都可作为未来的研究方向。